2006年1月英特尔推出业界首块45nm全功能153Mb SRAM芯片；2006年6月TI试制成功45nm SRAM存储单元，2005年八月IBM、特许、英飞凌和三星联合推出低功耗45nm功能芯片，真可谓45nm芯片群芳争艳，见表1。IBM、特许、英飞凌和三星4家联合推出的45nm芯片在IBM纽约EastFishkil 300mm晶圆厂内生产，其中标准库存单元和I/O元素由英飞凌提供，该45nm工艺将于2007年底之前特许、IBM和三星使用和认证，英飞凌表示，目前不打算在自己工厂中采用45nm工艺，根据未来市场的发展情况，稍晚的时候将在自己的工厂策略。目前已把部分生产业务外包给特许。该公司表示，首宽45nm芯片将于2009年初推出，用于移动、逻辑应用。

世界顶级IC公司推出的45nm芯片采用各自的45nm工艺，但是，IBM、特许、英飞凌和三星4家工厂之间的工艺可相互兼容，表2给出各公司采用45nm主要工艺的概况。

关于45nm半导体设备，美国应用材料公司于2006年七月在美国旧金山召开的美国国际半导体设备与材料展览会上表示，45nm半导体设备将在2007年上架，2009-2010年量产。

2 光刻工艺与光刻胶去除设备

45nm光刻工艺除英特尔一意孤行采用193nmArF光刻机外，其他公司都采用193nm ArF浸没式光刻机，后者还能扩展至32、22nm工艺[1]。

近来业界推出两款45nm光刻胶去除设备，2006年七月诺发公司推出65/45nm光刻胶干法去除设备GAMMA Express，它能进行普通光刻胶去除和高剂量离子注入光刻胶去除（HDIS），每小时可去除300多片普通光刻胶和150多片HDIS，该设备采用硅损失量很低的离子注入光刻胶干法去除和非氧化性光刻胶去除的化学试剂，以满足先进的金属硅化物和超低k电介质的要求。该设备采用5个RF平台和量身订作的气体分配系统以及最小接触面（MCA）的零部件，将污染颗粒数目控制在个位数，包括采用MCA盒子的载荷室、陶瓷的MCA传输刀片、配套MCA手指的传送轴杆和MCA基底等。

2006年FSI国际公司推出基于本公司ZETA G3喷洒清洗设备的ViPR去胶技术，该技术的硬件平台ZETA G3能用于300mm晶圆前后道生产，能提升产能20%，并能满足65/45nm工艺的需求，该技术能完成80%的前道干法去除，降低了表面损伤、减少了材料损耗和缩短了生命周期。为确保大剂量注入后的去胶，该技术使用本公司独特的化学配方、试剂运输系统和温度控制技术。

3 应变硅技术

业界一致认为，应变硅技术是提高MOS晶体管速度的有效途径，它可改善NMOS晶体管电子迁移率和PMOS晶体管空穴迁移率，并可降低MOS晶体管源/漏的串联系电阻，应变硅可通过如下3种方法获得：（1）工艺诱导法，通过晶体管周围薄膜和结构之间形成应力；（2）在器件沟道下方嵌入SiGe层；（3）对整个晶圆进行处理，由于高K电介质材料的发展落后于45nm工艺，所以业界集中关注应变硅技术，在2004年国际电子器件会议（IEDM）上，IBM和AMD联合推出张应力（Tensile stress）和压变力（Compressive stress）氮化硅的双应力衬垫（DSL）同时提高NMOS和PMOS晶体管性能，2005年IEDM会上，英特尔与东芝分别推出用于45nm工艺的第二代应变硅技术，2006年AMD、IBM和东芝开发出用于45nm工艺的第三代应变硅技术[2]，他们在NMOS晶体管中整合了双应力衬垫和应力记忆技术，在PMOS晶体管中嵌入SiGe层，一般压应力产生于PMOS晶体管，通常采用外延生长SiGe源/漏与/或在栅上使用一个压应力氮化硅层。NMOS晶体管中使用一个张应力氮化硅层。图1给出45nm工艺的第三代应变硅技术，采用SEM（扫描电子显微镜）得到的器件截面图，器件在部分耗尽SOI上制造，图1中左边为NMOS晶体管，栅上使用张应力氮化硅层，右边为PMOS晶体管，栅上使用压应力氮化硅层，器件采用新型集成结构，使嵌入的SiGe层与栅靠的很近。在晶体管注入前完成SiGe层的生长。采用多种植入物以及一层经退火和去除的应力转移膜把张应力应变记忆（SM）到NMOS中，氮进行硅化反应后，淀积压应力衬垫，并从NMOS区去除，这种45nm工艺的第三代硅应变技术可使PMOS和NMOS晶体管能和驱动电流分别增大53%和32%，最终导致晶体管速度提高40%。

4 低k电介质与淀积设备

低k电介质、Cu互连和CMP已成为制备纳米CMOS IC的标准工艺，所以全球各大公司努力寻找与Cu互连、CMP相匹配的低k电介质。NEC、NEC电子与MIRA联合推出用于45nm工艺的低k电介质，它包括使用新颖的分子孔径堆叠（MPS）技术生成的极薄分子级孔径，它能获得65nm芯片互连密度的2倍，并使互连寄生电容降低16%，从而降低45nm芯片的功耗，低k电介质并不是越低越好，超低K电介质（k<2.5）非常易碎，标准加工后会导致更多的破损，从而抵消低k电介质的优势。所以ITRS对低k电介质的要求逐年降低。2004年底Sematech举行的一场关于低k电介质的研讨会上，与会代表认为，为改善IC互连而进行低k的研究又可以接近某种实际极限，未来研究可能不是专注于超低k材料，而是更多着重于精炼互连加工、刻蚀周期、研磨清洗和改善电路设计等。但是，寻找超低k电介质仍是各大公司的研发目标，2004年十月三菱电介质发明一种k=2.3以Borazine为基础的混合低k电介质。目前65nm工艺采用k=2.8-3.0的低k电介质，45nm工艺可采用k而=2.7-2.9的低k电介质，采用CVD方法制备，也可以采用超低k（k<2.5）的电介质，采用CVD方法或ALD（原子层淀积）方法制备，TI的45nm芯片采用k=2.5的低k电介质。

2005年九月应用材料公司推出用于45nm工艺低k电介质的淀积设备Producer black diamond II系统，它与该公司Nano Cure UV技术同时使用，它可量产与CMP及封装工艺相匹配的超低K（k<2.5）电介质，其结构紧密，空隙尺寸小。

5 Cu互连与设备

当Cu互连线宽为45nm时，表明它接近Cu互连室温下电子平均自由程40nm，这样Cu表面的散射会叠加在本征波散射之上，从而导致Cu互连电阻率的增大，如Cu互连线宽为30nm，纵宽比为2：1，Cu互连电阻率会增加1倍多，这就是通常所说的Cu互连有限尺寸效应，Cu互连电阻率的显著增大将缩小乃至抵消使用低K电介质带来的低电容优势。为了抑制Cu互连有限尺寸效应，可采用如下措施：（1）工艺上，通过减薄阻挡层的厚度，使阻挡层的体积最小化，扩大Cu晶粒的尺寸，可减少由晶粒边界引起的电子散射，提高电子流动的流畅性；（2）设计上，采用分层设计规则，尽可能降低由于工艺变化导致的线条电阻差异，（3）方案上，采用较短金属导线的三维互连技术。

阻挡层是Cu互连的关键工艺之一。它通常由氮化钽+鉬组成，阻挡层位于Cu互联与低k电介质之间，它可防止Cu向低k电介质扩散，并确保Cu与微通孔（Via）的沟槽之间的黏附性。为了确保Cu互连的可靠性，根据所淀积的方法不同，所需阻挡层的厚度在1-5nm为之间，最近，诺发系统公司物理气相淀积（PVD）方面取得新进展，使淀积厚度均匀分布的阻挡层成为可能，该技术主要利用从结构底部向侧壁的再次溅射。这样可减少为确保足够的沟槽覆盖率所需的阻挡层淀积总量，它不仅满足45nm为工艺，甚至可扩展至32nm工艺，目前，又研究出几种替代PVD淀积TaN的阻挡层材料，如氮化钨（WN）、钌和采用ALD淀积TaN等[3]。

关于Cu互连设备方面，最近业界推出两款新设备，2006年七月诺发公司推出用于45nm工艺的Cu电镀填充系统SABRE Extreme，它提供经改善的化学试剂、电镀工艺和新硬件功能，已用于美国一家逻辑器件公司开发45nm芯片，它每小时可生产80片晶圆，量产下可继续保持90%以上正常工作时间。该设备采用4种新技术：（1）采用由诺发与ATMI/Enthone联合开发的电镀化学溶液Viafrom Extreme，从而可获得高可靠Cu薄膜；（2）电镀槽采用最新的隔膜技术，以改善电镀性能和降低耗材成本，电镀槽可通过程序控制晶圆边缘的薄膜结构，以满足CMP平坦化要求；（3）采用密封接触式设计，边缘去除尺寸仅为1mm，晶圆可利用面积提高1%以上；（4）通过程序控制晶圆边缘快速去除工艺，提高了生产率。

2006年七月应用材料公司推出增强型Endura CuBs（铜扩散阻挡层/种子）系统，它配备新型Aktiv Precelean腔，使45nm Cu互连、低k电介质成为可能。它除从互连清除聚合体的残滓和氧化铜外，还能保持超低k电介质的完整性，于以往反应预清洗工艺相比，使电路RC延迟最高改善10%，该腔设计减少缺陷，在维护周期内最多能处理3万片晶圆，比反应型预清洗腔处理速度提高3倍。

6 高k电介质与设备

TI首席技术官Hans stork在2005年Semico Summit会上表示，45nm工艺高k电介质材料的选择是半导体产业面临最困难的问题，各大公司都在努力寻找高k电介质材料。2004年十月比利时微电子中心推硅化镍（NiSi）栅极，以替代硅化多晶硅栅极，有望用于45nm工艺，还有人提出，采用完全硅化反应（FUSI）工艺，通过FUSI反应将多晶硅栅极转化为硅化镍栅极，然后进行掺杂，Sematech于2005年五月宣称，在45nm高k电介质/金属栅极晶体管的隧道迁移率和可靠性方面获得突破，高k电介质膜比SiO2膜厚很多，而具有同样的栅电容，高k电介质为硅酸铪（HfSiO），金属栅极为氮化钛（TiN），HfSiO/TiN的等效氧化物厚度（EOT）约为1nm，其迁移率是SiO2通用迁移率曲线的90%，英特尔推出一种FUSI的硅化镍栅极，并与单轴应变硅相结合，硅化镍栅极提高了45nm器件电荷密度，应变硅增强了45nm器件载流子迁移率，从而使其性能比氮氧化硅--多晶硅栅极提高20%，驱动电流改进20%。

制备高k电介质膜的设备有原子层淀积（ALD）设备和金属有机化学汽相淀积（MOCVD）设备等。

7 离子注入与设备

45nm芯片要求离子注入后的超浅（结）深为9.5nm，现有高电流低能量电子注入机很难在低能量污染和高生产效率下达到该要求，经业界研究，发现用较高分子量掺杂材料（如B10H14或B18H22）替代B进行等效掺杂时，中电流离子注入机的离子束电流和掺杂能量会大赠，可使有效掺杂能低更低、剂量更大，同时还能减轻隧道效应和对掺杂表面进行无定刑化处理，所以较高分子量掺杂材料的等效掺杂可扩大中电流离子注入机的应用范围，用于等效低能量、高电流离子注入，Nissin Exceed推出能满足45nm工艺的等效离子掺杂的中电流离子注入机，它是一台多功能离子注入机（MPI），采用扫描斑点式离子束和单晶圆处理方式，等效离子注入能量范围100-750eV，300mm晶圆倾斜角度0-60°[4]。

由于45nm半导体设备将于2007年上架，更多、更好的45nm半导体设备将会呈现在我们的面前。