3、逻辑设计
（Logic Design）

这一步是将系统功能结构化。通常以文本（Verilog HDL 或VHDL）、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。